# **NONVOLATILE MEMORY DEVICE**

JP61245255 Patent number:

1986-10-31 Publication date:

SAWASE TERUMI, NAKAMURA HIDEO

Inventor:

HITACHI LTD Applicant:

Classification:

G06F9/38; G06F12/00; G06F12/02; G11C7/00; G11C1/00 - international:

- european:


Application number: JP19850086797 19850423

Priority number(s): JP19850086797 19850423

# **Abstract of JP61245255**

output of the circuit 1 is supplied to the circuit 6 timing. Thus the reading processing is possible the circuit 6. The circuit 7 keeps the delay time via a delay circuit 7. The data are given to a data latch 3 via a tri- state data buffer 2 which signal needed for writing and the writing start connecting a delay means which delays only the control signal for erasion and writing to a control means. CONSTITUTION: The control is controlled by the control signal given from signals are supplied to an EEPROM control temporarily the control signal supplied to a PURPOSE: To facilitate an interface with a operation between the latch timing of the circuit 6 as well as a control latch 1. THe which can perform the normal reading temporary latch means which latches microcomputer for pipeline control by immediately after the writing signal. 02/01/2005

02/01/2005



Data supplied from the esp@cenet database - Worldwide

esp@cenet document view

Ref-2

### ⑲ 日本国特許庁(JP)

10 特許出願公開

## 四公開特許公報(A)

昭61-245255

<pre>⑤Int,Cl,⁴</pre>	識別記号	庁内整理番号		❹公開	昭和61年(	198	6)10月31日
G 06 F 12/00 9/38		D-6711-5B 7361-5B			•		.,.,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
12/02 G 11 C 7/00 17/00	101	A-6711-5B 6549-5B 6549-5B	審査請求	未請求	発明の数	1	(全.6頁)

国発明の名称 不揮発性メモリ装置

②特 願 昭60-86797

②出 願 昭60(1985)4月23日

砂発 明 者 沢 瀬 照 美 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中 央研究所内

の発 明 者 中 村 英 夫 国分寺市東恋ケ窪 1 丁目 280番地 株式会社日立製作所中

央研究所内 ①出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

②代 理 人 弁理士 磯村 雅俊

### 明和曹

1. 発明の名称 不揮発性メモリ装置

2.特許請求の範囲

(1)電気的に審換え可能な不揮発性メモリ親子群と、該メモリ親子群中から指定領域を選択する手段と、選択された領域へデータを入出力する手段と、 該制御手段に入力する制御信号を一時ラッチする手段を有する不揮発性メモリ装置において、上記一時ラッチ手段に接続され、消去、 書込みの制御信号のみを遅延させるための遅延手段を設けることを特徴とする不揮発性メモリ装置。

(2)上記遅延手段は、不揮発性メモリ素子からの 統出しが可能な期間だけ遅延させることを特徴と する特許請求の範囲第1項記載の不揮発性メモリ 装置。

(3)上記遅延手段は、他の例御手段および不揮発性メモリ素子とともに半導体基板上に構成され、かつ該不揮発性メモリ素子に否込むためのデータ、

アドレス、および書込み、統出し用側御信号を入 カするCPUと同一の半導体基板上に構成される ことを特徴とする特許舒求の範囲第1項または第 2項記載の不揮発性メモリ装置。

3. 晃明の詳和な説明

[ 堯明の利用分野]

本発明は、不揮発性メモリ装置に関し、特にEEPROM (Electrically Erasable and Programmable Read Only Memory) にプログラムとデータを格納し、パイプライン処理を行う場合に好選な不揮発性メモリ装置に関するものである。

### [発明の背景]

マイクロコンピュータの分野でも、次の命令を現在実行中の命令サイクルの中で取り込むパイプライン制御が主流となりつつある。パイプライン制御を行つているマイクロコンピュータにおいて、EEPROMを内蔵してプログラムとデータとを同一メモリマトリクス内に格納することにより、効率のよい処理が可能となる。しかし、従来のE

EPROMでは、普込みサイクルの直後に読出し を行うことができず、問題がある。

従来のEEPROMヘアクセスする場合、 統出 し時には、制御倡号(チップイネーブルCE、ア ウトブツトイネーブル OE) をEEPROMに加 えるとともに、アドレスAをEEPROMに加え ることにより、指定されたアドレス領域からデー タが読出される。また、書込み時には、制御信号 と、書込みデータDと、アドレスAとを、一時ラ ツチ回路に格納した後、指定したアドレスエリア に吞込む。すなわち、従来のBEPROMへの書 込みは、第5個に示すタイミングで、アドレスA、 チツブイネーブル CE、アウトブツトイネーブル ○E、データDを与え、ライトイネーブルWEの 立上リWRに問題して上記A, CE, OE, Dを ラツチすることにより、twに期間に書込みが行 われている。このタイミングでは、香込みサイク ルに続いて、直ちに同一半週体集種回路からの統 出しをすることは不可能である。そのため、パイ

必要がある場合には、2 チップのメモリを設けたシステム構成が必要となつている。つまり、2 チップのメモリを用いて、一方のメモリが書込み中には、他方のメモリから読出すようにしている。しかし、これではEEPROMのオンチップ化を行う場合に、小型化が離かしくなり、問題である。なお、パイプライン制御を記載した文献としてない、「ISS B田祐三著、P19~P21。を、またEEPROMマイコンを記載した文献としては、「ISS CC・8 3 J Seeq Technologyを、それぞれ会

ブライン処理のように、現在の命令の統出し、オ

ペランドの銃出しを行い、続いてオペランド演算

の結果を書込んだ直後、次の命令の銃出しを行う

### 〔発明の目的〕

照されたい.

本発明の目的は、このような問題を解決し、バイブライン制御のマイクロコンピュータとのインタフェースを容易にし、かつ 1 チツブメモリ内に 統出し専用プログラム領域と普換えが必要なデー

タ領域とを共に確保することができる不應発性メ モリ装置を提供することにある。

### 〔発明の概要〕

上記目的を選成するため、本発明の不揮発性メ
モリは、電気的に番換え可能な不揮発性メモリス
子群と、 該メモリ素子群中から指定領域を出力する
手段と、 選択された領域へデータを入力する
制御手段と、 等込み・統出して
ののようのは、 を動して
を有する。
を有する
ののようのの
に接続され、
の。と
には、 でいるのの
には、 でいるの
には、 で

### [発明の実施例]

以下、本苑明の実施例を、図面により詳報に説明する。

第1回は、本発明の一実施例を示すEEPRO Mの構成図である。

野 l 図において、CE はチップイネーブル倡号、 OE はアウトブットイネーブル倡号、WE はライ

トイネーブル信号、BYはEEPROMへの書込 み中であることを示すビジー倡号、Dはデータ信 号、Aはアドレスである。制御信号(CE, OE, WE)は、EEPROM制御回路6に入力すると ともに、制御ラツチ回路1にも入力する。制御ラ ツチ回路 1 の出力C, O, Wは、遅延回路7を介 してEEPROM制御回路6に入力される。一方、 データDは、制御回路6からの制御信号で制御さ れるトライステートデータパツファ 2 を介してデ - タラツチ3に接続される。また、アドレスAは、 アドレスラツチ 4 を介してEEPROMブロック 5に入力する経路と、アドレスラッチ4をパイパ スして直接EEPROMブロツク5に入力する経 路とがある。また、EEPROMブロツク5から 読出されたテータは、データラツチ 3 をパイパス して直接データバツファ2に出力される。これら のデータラツチ3とアドレスラツチ4とは、削御 回路6の制御出力により制御される。

EEPROM素子とデコーダ等により構成されるEEPROMブロツク5は、上記のデータD.

アドレスA、 および制御回路 6 からのタイミング 個号 8 により、銃出し、 各込みの各制御が実行される。

本発明においては、書込みに必要な信号をすべて で半導体集積回路内にランチし、ランチタイミン グと書込み開始タイミングとの間に通常の読出し が可能な時間(遅延時間)を設けることにより、書 込み信号の直後の銃出し処理を可能にしている。 すなわち、第1回の遅延回路7を設けることにより、書 リ、書込みタイミングを遅らせ、命令の順序は書 込み命令の後に銃出し命令が入力されるが、実際 の処理は銃出しを先に行つた後、書込みを行うことになる。

第2回は、第1回における書込みおよび院出し 動作のフローチヤートである。

第1回と第2回により、動作を述べる。先ず、 統出し動作は、アドレスAを入力し、 $\overline{CE}=0$ ,  $\overline{OE}=0$ , $\overline{WE}=1$ を入力する。なお、このEE PROMの側御回路は、制御信号が0のときオン となる。統出し動作の場合には、 $\overline{CE}$ , $\overline{OE}$  ,  $\overline{W}$ 

るためのビジー信号 BY を出力する。その後、制御ラッチ1の出力 C、O、Wを遅延回路 7 により返らせ(第 2 図のステップ 2 2)、その遅延回路 6 に入り、の出力信号 C 、、O、、W を遅延回路 6 に入り、 本の遅延回路 7 の遅延時間を変元する(を選延回路 7 の遅延時間を表現ができる。とにより、本の遅延時間をある。したタイミングからを込みが明始になる。しからに、 通常の動作に入っか明的になる。しか回路 では、本との動作に入ってしまった。 のは 6 により自動的に 本込みに要する時間は、 1 m S によれる。なお、 を込みに要する時間は、 1 m S 不 2 0 m S 程度である。

第3回(a),(b)は、本発明の不揮発性メモリ 装置をマイクロコンピュータシステムに応用して 例を示すブロック回、および動作フローチヤート である。

CPU(Central Processing Unit)10と 不揮発性メモリ装置11は、普込み個号パスWR, 読出し個号パスRD,アドレスパスAB,データ Eの各割物信号は直接制御回路らに入力され、割物ランチ回路1へのランチ、および遅延回路3つのカンチ、および遅延回路3つのカンチ、のイ、型回の通常既出しが行われられて、第2回の通常既出しが行われられて、第2回の通常に出かった。ないのでは、データ線に出かった。この場合には、前述のように、直接EEPROMアドレスAAになり、入力される。

次に、客込みの場合には、アドレス A およびデータ D を与えるとともに、初御信号は  $\overline{C}$  E = 0 、  $\overline{O}$  E = 1 ,  $\overline{W}$  E = 1 の状態で入力する。  $\overline{W}$  E = 1 の状態から  $\overline{W}$  E = 0 の状態にした後、さらに  $\overline{W}$  E = 0 の状態に変化する時点で、上記の  $\overline{C}$  E ,  $\overline{O}$  E ,  $\overline{F}$   $\overline{F}$ 

バスDB,ホールト信号バスHALTにより接続でれる。なお、不揮発性メモリ装置11のチンフィネーブルCEへの入力は、アドレスバスABは、アコードする回路12を介して与えられる。中はカロツク信号であり、CPUlのであり、Rでフックロツクとなる。香込のでは、Wでフックロックとなる。香込のでは、ボーリ11でライトイネーブルのEとなり、またアドレスバスABはデータに、ボールト信号バスDBはデータロに、ボールト信号バスDBはデータロに、ボールト信号がスカロロでは、ブロケムに、データは、同一の不揮発性メモリ製置11に格納されている。

いま、CPU10がパイプライン制御を行っているとき、第3回(b)に示すように、CPU10から運統の命令31~34を発行することにより、メモリ11側では41~44の順序で処理を行う。 先ず、現在の命令の読出し指示を行い(ステツブ31)、次にオペランドの銃出し指示を行い(ステ

野 4 回は、 類 3 回の動作タイミングチャートである。

CPU10の動作タイミングは、第4回のすで示すクロックに同期している。1マシンサイクルは、C1~C4の4サイクルで構成され、本実施例ではC1、C2、C4を統出しサイクル、C3を否込みサイクルとして説明する。すなわち、パイプライン制御の場合、現在の命令の統出し、オペランドの統出し、復算結果の書込み、および次

の命令の統出しの順序でアクセスが行われる。ま た、ウエイトサイクルCWは、第3回において、 ホールト信号HALTが受付けられた場合、つま り客込み状態を知らせる信号BYが出力されると きに、マシンサイクルの終了後、つまりC4を客 行した後、ウエイト状態になる。アドレスパスA Bのa0は、前の動作のアドレスである。CPU 10 m 6 a 1 , a 2 m 7 F V X X XBに送出することにより、メモリ11にはラッチ 信号しの制御によりメモリアドレスAAとして登 け取られる。これにより、メモリ!1から銃出さ れたデータdl,d2がデータパスDBに出力さ れる。普込みサイクルC3での書込み信号収取の 立上り(w)で、アドレスa3,データd3および RD、WRの信号がメモリ11の各ラツチ回路に ラツチされる。すなわち、上記のラツチ借号は、 (w)の時点に変化する。また、(w)のタイミング で、普込み信号の受付け状態を表わすビジーBY が出力される。第4回において、AAは、EEP ROMプロツク5に与えられるアドレスを示し、

t D は遅延回路 7 で与えられる遅延時間、 t w は 制御回路 6 で与えられる普込み時間を、それぞれ 示している。

香込みサイクルC3で、香込みに必要な情報が メモリ11内のラツチ回路にラツチされた後、 t p の期間に、通常の銃出しを行うことができる ので、CPU10はこの間にC4サイクルで銃出 しの揖示を行う。すなわち、アドレスパスABに 統出しアドレス a 4 を送出し、統出し信号パスR ¯Dに読出し信号を送つた後、ウエイトサイクルC Wに入る。ここでは、ウエイトサイクル時のアド レスは、a1′である。なお、この時間には、ビ ジー個BYが出力しているが、制御回路から書込 み用制御出力が入力していないため、観出しが可 能である。メモリ11側では、メモリアドレスA A として a 4 を受け取り、例御信号として読出し 借号 RD を受けることにより、EEPROMプロ ツク5からデータ d 4 を祝出し、データパスDB に出力する。そして、遅延時間の経過後、メモリ アドレスAAとしてa3および制御倡号が与えら

れることにより、データ d 3 の 各込み が行われる。なお、 第 4 図において、 C 1 'は、 次の統出しサイクルであつて、 メモリ 1 1 からデータ d 1 'が 統出される。すなわち、 C P U 1 0 のウエイトの解除は、ホールト信号 H A L T (ビジー信号 B Y と同期) が解除された 次のサイクルから通常の C P U サイクルとなる。

### 〔発明の効果〕

以上説明したように、本発明によれば、著込みサイクルの直後に読出しサイクルがあるようなタイミングを持つシステム(例えば、パイプライン制御のシステム)であつても、1チップでプログラムの記憶と、香換えが必要なデータの記憶とを共に行うことができるので、電気的に春換え可能な不揮発性メモリ装置とCPUとをオンチップに実践することが可能となり、経済的なシステムが実現できる。

### 4. 図面の簡単な影明

第1回は本発明の一実施例を示す不與発性メモリ装置のブロック回、第2回は第1回の動作フロ


### 特開昭 61~245255 (5)

ーチヤート、第3回は本見明の不復発性メモリ装置とCPUを1チンプ上に実装した場合の構成回と動作フローチヤート、第4回は第3回の動作タイムチヤート、第5回は従来の不揮発性メモリ装置の動作タイムチヤートである。


1: 制御信号ラッチ回路、 2: データバツファ、3: データラッチ回路、 4: アドレスラッチ回路、5: EEPROMブロック、6: 制御回路、7: 遅延回路、10: CPU、11: 不揮発性メモリ 数数。


特許出順人 株式会社 日 立 製 作 所代 理 人 并理士 晚 村 雅 经净销的 的现在分词


第 1 図



第 2 図







# 特開昭 61-245255 (6)

第 5 図

第 4 2

